Inh. Dipl. Ing. Mario Blunk
Buchfinkenweg 399097 Erfurt / Deutschland
Telefon +49 (0)361 6022 5184
Email [email protected]
Internet www.blunk-electronic.de
Doc. Vers. 2017-08-10
Design Reviews Gutachten Beratung
HW/SW-Entwicklung (Eagle, KiCad, VHDL, Verilog, Ada, Linux)
Agenda
Tag #1● Schaltplan erstellen● Netzklassen festlegen● Electrical Rule Check
(ERC)● Schaltplan Struktur● Übungen & Beratung● Vorbereitung PCB-Layout● Konturen Leiterplatte● Paßmarken, Bohrungen
Tag #2● Platzierung Bauteile● Texte in Kupfer● Bestückungdruck● Design Rules (DRC)● Lagenaufbau, Via-Typen● Routing / Entflechtung● Kommunikation mit
Herstellern und Bestückern
Tag #3● Bauteile in Bibliothek
bearbeiten/anlegen● Symbole, Gehäuse,
Devices● Bibliothek Struktur● Namenskonventionen● Materialwirtschaft● CAM-Prozessor● Gerber/Bohrdaten● Übungen & Beratung
Tag #4● Projekt- & Schaltplanstruktur● Übungen an modularen, hierarchischen Designs● Namenskonventionen / Style Guides● Einführung agile HW-Entwicklung● Design for Test & Manufacturing (DFT/DFM)● Scripting & Automatisierung
Netzklassen #1
Bahnbreite Via-Bohrungen Abstand zu anderen Signalen
regeln Minimalwerte :
BefehlCLASS
Ausführung automatisch bei EAGLE Start !https://github.com/Blunk-electronic/lbr_eagle/blob/master/scr/eagle.scr
SKRIPTE #3
Mehr zu EAGLE-Skripten hier :
Scripting Tutorial
SKRIPTE #4
http://www.blunk-electronic.de/pdf/Scripting_de.pdf
Leiterplatte
Thanks to: Key Design Electronics Ltd. http://www.kdel.co.uk/26 Lancaster Way, Scalby, Scarborough, YO13 0QH, England+44 (0) 1723 341809
Aufreißen
Aufreißen aller Netze:RIPUP (nicht sinnvoll !)
Aufreißen aller Netze außer:RIPUP ! GND +5V
Aufreißen bestimmter Netze:RIPUP GPIO_* JTAG_TCK
Autorouter #1
Ein Autorouter bedarf Vorbereitungen und Grenzen für brauchbare Ergebnisse !
route alle Netze:AUTO (nicht sinnvoll)
route alles außer:AUTO ! GND +5V
route nur:AUTO GPIO_*
Verwende Sperrgbieteund Sperflächen !
DRC #1
BefehlDRC
https://github.com/Blunk-electronic/lbr_eagle/tree/master/dru
DRC #6
von Lötstoplack befreites Via im SMD-Pad
ACHTUNG:- DRC-Einstellung Clearance/Same Signals SMD-Via=0 nötig !- PCB-Bestücker kontaktieren ! Lotpaste kann in Bohrung abfließen !
Lötstoplack vs. Vias
von Lötstoplack befreites Via
mit Lötstoplack bedecktes Via
Nicht als Testpunkt für ICT oder FPT geeignet ! PCB-Bestücker kontaktieren !
1. Bedarf Multilayer PCB ?
2. Platzierung Versorgungs/Signallagen ?
3. Layer Setup
4. Vias
5. Hersteller kontaktieren !
Multilayer PCBs
Lagenplatzierung #1
GND
VCC
+ Abblockung + Zugang Signale + Übersprechen
- Strahlung & Schirmung - Impedanz PWR/GND
SignaleSignale
Signale
Lagenplatzierung #2
GND
VCC
+ Strahlung & Schirmung + Impedanz PWR/GND
- Abblockung - Zugang Signale - Übersprechen
Signale
Signale
Lagenplatzierung #3
GND
VCC
+ Abblockung + Übersprechen + Strahlung & Schirmung + Impedanz PWR/GND
- Zugang Signale
Signale
GND
GND
Signale
Layer Setup #2
- 4 Lagen - 1 x Kern- 2 x Prepreg
1+2*15+16
- 6 Lagen - 2 x Kern- 3 x Prepreg
1+2*3+14*15+16
Prepreg
Prepreg
Kern
Kern
Kern
Vias
through (durchgehend)
(1+2*15+16)
blind (Sackloch)
[15:1+2*15+16]
buried(vergraben)
1+(2*15)+16
micro(nur von außen zur nächsten Lage)
[1+2*15+16:15]
Routen von Innenlagen
Blind-Via von Topnach Layer 2
Through-Via vonTop nach Bottom
Buried-Via von Layer 2nach Layer 15
Blind-Via von Layer 15nach Layer 16
Testpunkte für ICT, FPT, … ?
http://www.blunk-electronic.de/pdf/Design_Checklist_en.pdf
Layer 21/22 und 51/52
Befehle:SMASH,MOVE,GROUP,CHANGE- SIZE- RATIO
vorher:
nachher:
Dokumentation #1
Dokumentation #2Layer 51/52 (tDocu / bDocu)
Befehle: TEXT, WIRE, MOVE, GROUP, CHANGE TEXT / SIZE / RATIO
Materialliste (BOM) & Netzliste ...
Datei/Export/Import/...
RUN bomRUN export-ict-netlist-pad-coordinatesRUN ipc-d-356
RUN statistic-brd
- Bestückungsvarianten- Export aus BRD/SCH- Sonderzeichen
Bibliothek Aufbau #1
https://github.com/Blunk-electronic/lbr_eagle
http://www.blunk-electronic.de/pdf/library_tutorial.pdf
EMS
Fa. TechnikronInh. Ronald Nehring12627 Berlin / DeutschlandTel. +49 (0) 30 8631 7631
Jenaer Leiterplatten GmbHPrüssingstraße 3107745 Jena
www.jlp.de
CAM-Prozessor #1
https://github.com/Blunk-electronic/lbr_eagle/tree/master/cam
CAM-Prozessor #5[EXCELLON]
Type = DrillStationLong = "Excellon drill station, coordinate format 2.5 inch"Init = "%%\nM48\nM72\n"Reset = "M30\n"ResX = 10000ResY = 10000;Rack = ""DrillSize = "%sC%0.5f\n" ; (Tool code, tool size)AutoDrill = "T%02d" ; (Tool number)FirstDrill = 1BeginData = "%%\n"Units = InchSelect = "%s\n" ; (Drill code)Drill = "X%1.0fY%1.0f\n" ; (x, y)Info = "Drill File Info:\n"\ "\n"\ " Data Mode : Absolute\n"\ " Units : 1/10000 Inch\n"\ "\n"
Änderungen inDatei eagle.def(Version 7.x)
PentaLogix ViewMate
Helmut MendritzkiSoftware-Beratung-VertriebDahlienhof 125462 RELLINGEN / GERMANYTel.: +49 (0) 4101 - 20 60 51Fax: +49 (0) 4101 - 20 60 53 Mobile: +49 (0) 171 - 2155852Email: [email protected]: www.pentalogix.com
Literatur #1
Printed Circuit Board Design Techniques for EMC
Compliance: A Handbook for Designers
(IEEE Press Series on Electronics Technology)
Boundary Scan System M-1
Erkennung von Fertigungsfehlern, Inbetriebnahme und Test von Prototypen
und Systemen ?
OpenSource Boundary Scan / JTAG
http://blunk-electronic.de/products.html
Was ist Boundary Scan ?
LinksPCB Herstellung:
www.q-print.de (Prototypen)
www.jlp.de (Serienfertigung)
Bauteil-Lieferanten und EMS:
www.ax-electronic.de
www.blunk-electronic.de
www.technikron.de