Bericht überBericht über

Arbeiten zuArbeiten zuAsynchronen Wave PipelinesAsynchronen Wave Pipelines

Stephan Hermanns Stephan Hermanns Sorin Alexander HussSorin Alexander Huss

ÜbersichtÜbersicht

Was bisher passierte

Abgeschlossene ArbeitenSchnittstellen zum synchronen / statischen

UmfeldTestunterstützung

Demonstrator-Chip: Kryptographie mit elliptischen Kurven

Asynchrone Wave PipelineAsynchrone Wave Pipeline

Parallele Datenpfade und Kontrollpfad mit kohärenten Wellen

Wellen sind nur durch Logik getrennt Request-Welle im Kontrollpfad zeigt Gültigkeit an

Gatter in Self-Resetting-CMOSGatter in Self-Resetting-CMOS

Benötigt gepulste Eingänge Delay des Feedback-Pfades bestimmt Pulsbreite Geeignet um Pulse zu propagieren

Wandlung statische Signale Pulse

SchnittstellenSchnittstellenstatische / synchrone Logikstatische / synchrone Logik

SchnittstellenSchnittstellenstatische / synchrone Logikstatische / synchrone Logik

Wandlung statische Signale Pulse Erzeugung des Requests

SchnittstellenSchnittstellenstatische / synchrone Logikstatische / synchrone Logik

Wandlung statische Signale Pulse Erzeugung des Requests Verbindung Takt Request

Wandlung und Synchronisation der Ausgabe

Verbindung Takt Request

Erzeugung des Requests

SchnittstellenSchnittstellenstatische / synchrone Logikstatische / synchrone Logik

Wandlung statische Signale Pulse

TestenTesten

Einstellbarkeit der Pulsbreite im System

ErgebnisseErgebnisse

Pulserzeugung min. nom. max.

DelayTV-Variationen

154ps 183ps 237ps

DelayP-Variationen

134ps 183ps 241ps

PulsbreiteP-Variationen

270ps 305ps 338ps

Wandlung Pegel Pulse 3.3V/27° 2.97V/85° 3.63V/-5°

min. Request-Periode 750ps 960ps 640ps

ZusammenfassungZusammenfassung

Integration einer AWP in ein synchrones UmfeldPulserzeugungKopplung Takt RequestSkew-tolerante Wandlung und Synchronisation

Testunterstützung für gepulste SRCMOS-LogikVariation der Pulsbreite

AusblickAusblick

Modellierung eines SRCMOS GattersBasiert auf geschlossenen

ParametergleichungenVerbindet Logikwerte mit Werten der ETGrundlage für Aussagen auf Logikebene

AWP-ControllerModellierungBeschreibung der EigenschaftenVergleich mit anderen asynchronen Controllern

Unterstützende Werkzeuge für den VLSI-Entwurf

Elliptische Kurven Krypto ProzessorElliptische Kurven Krypto Prozessor

Berechnet k*P auf ell. Kurve 270 bit breiter Datenpfad

sicherer als RSA 2048 0.35 µm 3M CMOS ~10 mm², ~200K Trans. Full-custom AWPCMOS Simulation vom extr. Layout

mit 1 GHz bei typ Trans., 85°C, 3.1 V

Tape Out mit nächstem AMS CSD Run bei Europractice